受制于傳統馮諾依曼架構下“存儲墻”問題，芯片的算力難以進一步提升，限制了大數據以及人工智能等新興信息技術產業的發展。存內計算是非馮諾依曼架構下提高芯片算力的一種有效途徑，基于鐵電晶體管（Fe-FET）的存算融合電路由于具有低功耗、高CMOS兼容性以及無損讀出等優點，被認為是極具潛力的一種存內計算的技術方向。現已報道的Fe-FET存算電路多為單模機制。實現邏輯門電路往往需要多器件集成，或外圍電路輔助來獲得高效的存算功能。且在實現存算單元電路的重構過程中面臨方案復雜、重構邏輯種類有限的挑戰。 

　　中科院微電子所集成電路先導工藝研發中心殷華湘研究員團隊提出一種同時實現電荷俘獲（CT）與鐵電極化反轉（PS）耦合的新型多模態Fe-FinFET存算一體器件。通過時域連續柵壓VGSA與VGSB變化實現晶體管CT與DS空間上的耦合運算，獲得基于Fe-FinFET的單器件（1T）存算一體單元電路。進而通過改變柵壓幅值或脈寬，實現對晶體管CT與DS耦合幅度調控，獲得不同的溝道電導分布，實現可重構的多種布爾邏輯運算。基于此新機制，研究團隊成功在2T單元電路上獲得全部16種布爾邏輯運算，并應用該技術，在4T單元上實現了可重構的一位加法器和減法器算術邏輯運算功能。相比基于常規CMOS晶體管的傳統功能電路（僅加法器需要30T）大幅減小了硬件開銷并顯著提升能效，為未來后摩爾極低功耗器件和電路技術突破提供了一種創新技術方案。 

　　該成果近日以“A Polarization-Switching, Charge-Trapping, Modulated Arithmetic Logic Unit for In-Memory Computing Based on Ferroelectric Fin Field-Effect Transistors”為題發表在國際著名期刊《ACS Applied Materials & Interfaces》上（DOI: 10.1021/acsami.1c20189，中科院一區）。微電子所張兆浩助理研究員為該文第一作者，殷華湘研究員、張青竹副研究員為該文通訊作者。 

　　該研究得到了國家自然科學基金后摩爾重大研究計劃及青年項目的資助。  

圖（a）新型PS-CT多模態存算一體FinFET器件結構及原理；（b）結構TEM表征圖；（c）p以及n型可重構PS-CT存算一體器件在不同V_GSA與V_GSB輸入組合下獲得的不同溝道電導分布圖；（d）基于1T p型PS-CT FinFET實現XOR布爾邏輯運算的操作方案及電學結果；（e）基于4T的可重構加/減法器算術邏輯運算單元構建方案及電學結果