研究內容：
提出了以設計完整性貫通整個模擬集成電路設計流程的新思想，實現了相關的設計自動化工具套件，支持模擬電路設計自動化，用于自動提取電路原理圖綜合、器件尺寸設計、模塊版圖、電路布局、布線等所需約束條件，并以約束驅動模擬電路圖自動綜合、電路器件尺寸自動優化、模塊版圖自動生成、電路自動布局、自動布線、模擬電路版圖專有的設計規則檢查等，部分成果應用于國內EDA頭部企業的軟件工具。獲國家科技重大專項支持。
研究成果：
模擬集成電路設計自動化軟件平臺可以自動提取模擬集成電路設計電路原理圖綜合、器件尺寸設計、模塊版圖、電路布局、布線等所需約束條件，約束驅動模擬電路圖自動綜合、電路器件尺寸自動優化、模塊版圖自動生成、電路自動布局、自動布線，效果接近專業人員的設計，并在通用的設計規則檢查之外增加了模擬電路版圖專有的設計規則自動檢查，顯著加速模擬電路設計收斂性，提高設計效率。
