近日，由科技部主辦的首屆全國(guó)顛覆性技術(shù)創(chuàng)新大賽落下帷幕，中國(guó)科學(xué)院微電子研究所集成電路先導(dǎo)工藝研發(fā)中心朱慧瓏研究員課題組的“垂直自對(duì)準(zhǔn)環(huán)柵晶體管集成制造技術(shù)”項(xiàng)目，從全國(guó)2724個(gè)報(bào)名參賽項(xiàng)目中脫穎而出，以領(lǐng)域賽和全國(guó)賽兩次均全票通過(guò)的優(yōu)異成績(jī)，斬獲本次大賽的最高獎(jiǎng)項(xiàng)——總決賽優(yōu)勝獎(jiǎng)（共36項(xiàng)）。 

　　垂直納米環(huán)柵晶體管因其在減小標(biāo)準(zhǔn)單元面積、提升性能和改善寄生效應(yīng)等方面具有天然優(yōu)勢(shì)，能滿(mǎn)足功耗、性能、面積和成本等設(shè)計(jì)要求，已成為集成電路2納米及以下技術(shù)代的主要候選器件，但其在器件性能提升和可制造性等方面面臨眾多挑戰(zhàn)。 

　　在專(zhuān)利指導(dǎo)研發(fā)和研發(fā)面向生產(chǎn)的指導(dǎo)思想下，朱慧瓏課題組從2016年起，對(duì)垂直晶體管的基礎(chǔ)器件和關(guān)鍵工藝開(kāi)展了系統(tǒng)的專(zhuān)利布局和研發(fā)，提出并實(shí)現(xiàn)了世界上首個(gè)具有自對(duì)準(zhǔn)柵極的疊層垂直納米環(huán)柵晶體管（Vertical Sandwich Gate-All-Around FETs或VSAFETs），在此基礎(chǔ)上又發(fā)明并制造出一種可精確控制單晶溝道尺寸的新型垂直納米環(huán)柵晶體管（Vertical C-channel FETs或VCCFETs）。課題組現(xiàn)已申請(qǐng)發(fā)明專(zhuān)利120多件，已獲授權(quán)發(fā)明專(zhuān)利50件，含美國(guó)授權(quán)專(zhuān)利12件；并先后完成了具有自對(duì)準(zhǔn)柵極的p型/n型MOSFET、閃存器件，1T1C DRAM，TFET，Ge VSAFET和VCCFET等性能優(yōu)異的垂直器件研發(fā)，部分成果發(fā)表在IEEE EDL、TED、Nano Letters等本領(lǐng)域頂級(jí)期刊上，成為ESI高引用/熱點(diǎn)論文和EDL編輯特選（Editors’Picks）論文。研制出的新型垂直晶體管對(duì)摻雜分布、溝道尺寸、柵長(zhǎng)和柵極位置等極為關(guān)鍵的器件幾何參數(shù)實(shí)現(xiàn)了納米級(jí)精準(zhǔn)控制，精度優(yōu)于現(xiàn)先進(jìn)光刻和刻蝕技術(shù)的水平；主要器件電學(xué)性能（開(kāi)關(guān)比、開(kāi)態(tài)電流、SS、DIBL、GIDL）超過(guò)目前已報(bào)道的同類(lèi)器件，居世界領(lǐng)先水平。研發(fā)出的垂直納米環(huán)柵晶體管制造工藝與主流CMOS工藝兼容，便于3D一體集成，極大地改善了工藝波動(dòng)，為在量產(chǎn)線進(jìn)行大規(guī)模制造奠定了堅(jiān)實(shí)基礎(chǔ)。