隨著半導體工藝尺寸進一步縮小，集成電路制造面臨的挑戰日益增大，摩爾定律日趨放緩，所以Chiplet概念應運而生，Chiplet就是通過工藝的改進來解決“摩爾定律”失效的一種方法，Chiplet走向了和傳統的片上系統（SOC）完全不同的道路，類似于搭建樂高積木，通過一組小芯片混搭成“類樂高”的組件。Chiplet技術是SoC集成發展到一定程度之后的一種新的芯片設計方式，它通過將SoC分成較小的裸片（Die），再將這些模塊化的小芯片（裸片）互聯起來，采用新型封裝技術，將不同功能不同工藝制造的小芯片封裝在一起，成為一個異構集成芯片。

　　其實，Chiplet的概念早在10多年前就被提出了，Chiplet技術的概念源于號稱印尼神童的Marvell 創始人周秀文博士提出Mochi架構 ，他在ISSCC2015的大會上提出了這個概念，希望Mochi成為許多應用的基礎架構。幾年后，這個概念開花結果，就是現在的Chiplet。 

　　使用Chiplet的好處很多，因為先進制程成本非常高昂，特別是模擬電路、I/O 等愈來愈難以隨著制程技術縮小，而Chiplet 是將電路分割成獨立的小芯片，并各自強化功能、制程技術及尺寸，最后整合在一起，以克服制程難以微縮的挑戰。此外，基于Chiplet還可以使用現有的成熟芯片降低開發和驗證成本。 

　　IBM、英特爾、AMD等都是Chiplet的擁躉，AMD 的EPYC 處理器通過Chiplet成功實現了集成64核的高性能服務器芯片，英特爾的Intel Stratix 10 GX 10M FPGA 也是采用了Chiplet技術。 

　　2019年以后，Chiplet技術快速發展，更多公司開始看好這個技術，臺積電、日月光、格芯等晶圓廠封測廠也開始支持Chiplet技術，本土也也有很多IC公司如芯原股份等都開始提供Chiplet設計服務，但是Chiplet還需要解決一個最大的挑戰，那就是標準問題，有了一個公開的開放標準，才可以讓更多公司用起來。 

　　昨天，關于Chiplet最大的挑戰---Chiplet國際標準來了！3月2日，半導體十巨頭ASE、AMD、ARM、Google云、Intel、Meta(Facebook)、微軟、高通、三星、臺積電十大行業巨頭聯合宣布，成立行業聯盟，共同打造Chiplet互連標準、推進開放生態，并制定了標準規范“UCIe”。UCIe標準的全稱為“Universal Chiplet Interconnect Express”，在芯片封裝層面確立互聯互通的統一標準。 

　　UCIe是一個開放的工業標準互連，提供高帶寬、低延遲、高功率和高成本效益的芯片封裝連接。芯片之間的連接。它解決了整個計算連續體中對計算、內存、存儲和連接的預期增長需求。它可以滿足整個計算連續體中不斷增長的計算、內存、存儲和連接需求，涵蓋云、邊緣、企業、5G、汽車。高性能計算和手持設備領域。 

　　UCIe提供了對來自不同來源的芯片進行封裝的能力，包括不同的晶圓廠，以及不同的技術。不同的來源，包括不同的工廠、不同的設計和不同的封裝技術。UCIe是行業領導者共同開發一個共同標準的結果。UCIe推動者涵蓋了云計算、半導體制造、OSAT、IP供應商和芯片設計者的廣泛交集。 

　　UCIe1.0標準定義了芯片間I/O物理層、芯片間協議、軟件堆棧等，并利用了PCIe、CXL兩種成熟的高速互連標準。該標準最初由Intel提議并制定，后開放給業界，共同制定而成。UCIe標準面向全行業開放，相關白皮書已提供下載，規范也可以聯系UCIe聯盟獲得。 

　　UCIe是一個分層協議，如上圖所示。物理層負責的是電信號、時鐘、鏈路訓練、邊帶等。芯片到芯片的適配器提供了鏈接狀態管理和參數協商。它可以通過循環冗余保證數據的可靠傳輸。它可以通過循環冗余檢查（CRC）和鏈路級重試機制保證數據的可靠傳輸。當支持多種協議時它定義了底層仲裁機制。一個256字節的FLIT（流控制單元）定義了底層傳輸機制，當適配器負責可靠傳輸時。UCIe對PCIe和CXL協議進行了原生映射，因為這些協議被廣泛部署在板級，跨越計算的所有部分。這樣做是為了通過利用現有的生態系統來確保無縫的互操作性。 

　　UCIe支持兩種廣泛的使用模式。第一種是封裝級集成，以提供高功率和高性價比的性能，如圖5a所示。連接在板級上的組件如內存、加速器、網絡設備、調制解調器等，可以在封裝層面上進行集成。適用于從手持設備到高端服務器，并通過不同的封裝方案將來自多個來源的芯片連接起來甚至在同一個封裝上通過不同的封裝選項連接。第二種用途是利用UCIe提供非包裝連接，使用不同類型的介質（如光纜、電線、毫米波）。 

　　UCIe支持不同的數據速率、位寬、凸點間距和信道范圍，以確保最廣泛的互操作性。上表1中詳細列出了最廣泛的互操作性。它定義了一個邊帶接口，便于設計和驗證。互聯的結構單元是一個集群，包括N個單端、單向、全雙工的數據通道（標準封裝的N=16，高級封裝的N=64）。可以說，UCIe的發布打通了Chiplet未來發展障礙，對于推動Chiplet有歷史性的意義。