圖 1：從finFET到GAA 的過渡推動了關鍵的各向同性選擇性蝕刻要求。資料來源：LAM Research 

　　使用了幾十年，蝕刻是晶圓廠中必不可少的工藝。在一個簡單的工藝流程中，系統將二氧化硅材料沉積在晶圓上。然后，光刻系統在晶圓上每個裸片的材料上形成微小特征圖案，蝕刻工具去除每個裸片上不需要的材料，以創建各種結構，以達到埃級精度 (1？ = 0.1nm) 的目標。

 

　　圖 2：晶圓廠中的一般圖案化和蝕刻工藝步驟。 

　　資料來源：維基百科 

　　基本上，先進的蝕刻工具是一個帶有腔室的獨立系統。在操作中，將晶片插入腔室中。在一種類型的蝕刻中，等離子體（一種電離氣體）在腔室中產生。“首先，我們制造等離子體。電子撞擊氣體分子。這會產生離子和更多的電子。它們還會產生自由基。自由基成為在等離子體蝕刻系統中進行化學蝕刻的物質。這些自由基擴散到晶片表面。它可能會與一種材料發生反應，但不會與另一種材料發生反應。最后，你有一個蝕刻。結果是一個各向同性的過程。如果化學成分合適，它的選擇性就會非常高，”Fractilia 的首席技術官 Chris Mack 在視頻演示中解釋道。基本上，自由基是原子、分子或離子。

　　并非所有芯片工藝都需要高度選擇性的蝕刻。在芯片生產中，許多蝕刻步驟很簡單，并且使用現有的蝕刻工具。對于要求更高的芯片工藝，蝕刻供應商提供了涉及更復雜工具的各種選項。高選擇性蝕刻就是這樣一種選擇。使用專有化學物質，具有這些功能的蝕刻工具可以去除目標材料，而無需修改或去除周圍層。

　　這個過程類似于原子層蝕刻 (ALE)，但它們在許多方面都不同。基本上，ALE 在原子尺度上選擇性地去除目標材料。“在 ALE 中，你試圖一次移除一個原子層。TechInsights 的副主席Dan Hutcheson 說，您擁有極高的一致性，而且您不必移除整個薄膜。“通過選擇性蝕刻，您將在薄膜上敲打直到它完全消失。選擇性蝕刻的優點是你可以走得更快。關鍵是你不能損壞它下面或周圍的東西。”

　　選擇性蝕刻還涉及其他因素。“根據定義，當你蝕刻時，選擇性是你想要去除的東西和你不想去除的東西之間的比率，”Hutcheson 說。

　　在一個示例中，芯片制造商將二氧化硅材料沉積在基板上。芯片制造商希望在設備中間保留該材料的選定部分，但希望移除其余部分。為此，將光刻膠掩模材料沉積在中間部分上。

　　在蝕刻過程中，腔室中的蝕刻劑（等離子體、氣體/蒸汽、酸）轟擊晶片。蝕刻物質對掩模材料的反應較慢，但與暴露的二氧化硅反應較快并去除。

　　選擇性是指暴露材料與其底層或暴露材料與相鄰材料之間的反應性差異。換句話說，根據 Plasma-Therm 公司的設備制造商 Corial 的說法，選擇性是任何兩種材料之間蝕刻速率的比率。

　　“選擇性蝕刻是指以 >1000:1 的極高選擇性去除材料的過程，并且材料損失很小：<2？ 或一個單層原子。綜上所述，正常的蝕刻選擇性在 20:1 范圍內，”Lam Research 產品營銷總監 Ian Latchford 說。

　　盡管如此，越來越多的應用需要高度選擇性的蝕刻。所有這些都需要具有復雜化學成分的專用且昂貴的選擇性蝕刻工具。

　　蝕刻模式 

　　根據 TechInsights 的數據，總體而言，全球蝕刻市場從 2020 年的 140 億美元增長到 2021 年的 199 億美元。據該公司稱，蝕刻市場預計在未來五年內將以每年 7% 的速度增長。AMEC、應用材料、日立、Lam、Plasma-Therm 和 TEL 都是蝕刻業務的參與者。

　　在 IC 行業的早期，芯片制造商制造自己的設備。根據現在隸屬于 TechInsights 的 VLSI Research 的歷史資料，在過去，蝕刻工藝是在通風櫥下的水槽中進行的。基本上，晶圓被浸入充滿化學蝕刻劑的水槽中，然后沖洗。這去除了晶片上的材料。

　　在 1960 年代后期，現已倒閉的芯片制造商 Signetics 進行了最早的等離子蝕刻工作。到 1970 年代，出現了幾家商業蝕刻設備供應商。

　　早期，蝕刻技術演變成兩個部分——濕法蝕刻和干法蝕刻。在一個系統中，濕法蝕刻通過將晶片浸入液體溶液中來去除材料。

　　干法蝕刻是兩個市場中較大的一個，廣泛用于當今芯片的生產。干法蝕刻分為三個部分或模式——等離子蝕刻、反應離子蝕刻 (RIE) 和濺射蝕刻（又名離子束蝕刻）。每種模式用于不同的應用。

　　從技術上講，選擇性蝕刻是一種應用，而不是一個單獨的類別。它適用于濕蝕刻和干蝕刻類別。在所有情況下，目標都是在晶圓上進行具有良好均勻性的精確蝕刻。

　　濺射或離子束蝕刻是一個物理過程。在操作中，將芯片插入系統中。該工具以加速的速度產生離子，從而去除芯片中的材料。

　　RIE 開發于 1970 年代，是一種等離子體工藝，廣泛用于當今的芯片中。在操作中，離子在系統中產生，然后轟擊晶片的表面。這反過來又會去除芯片中的材料。

　　與此同時，等離子蝕刻則不同。“在這個系統中，第一步是產生高密度等離子體，它由許多不同反應性的電子、離子和中性物質組成，”Imec 蝕刻研發工程師 Philippe Bézard 說。“然后，您可以使用離子過濾器（可視化一個帶有小孔的板）或對晶圓施加更大的氣體壓力來過濾掉離子，讓時間中和離子。”

　　剩余的自由基在晶片表面上擴散，然后被吸收。“來自底物的原子和來自氣相的其他分子之間會發生反應，形成揮發性分子，”Bézard 說。

　　每種蝕刻模式都有不同的屬性，例如選擇性和方向性。方向性涉及各向異性和各向同性蝕刻。

　　“（在濺射蝕刻中），我們可以獲得高各向異性，但不能獲得高選擇性，”Fractilia 的 Mack 解釋說。“RIE 可以產生良好的選擇性、高各向異性和適中的蝕刻速率。控制有時很困難。”

　　有時，芯片制造商需要更多的單向和選擇性蝕刻。這就是等離子體蝕刻的用武之地。“一般來說，這個過程是各向同性的，具有潛在的高選擇性，”Mack說。“為了獲得更高的選擇性，我們需要化學。”

 

　　圖 3：各向同性或多向蝕刻（頂部）與各向異性或定向蝕刻（底部） 來源：維基百科 

　　ALE 與選擇性蝕刻 

　　許多先進芯片都需要高度選擇性蝕刻。多年來，半導體行業為存儲器和邏輯開發了新的復雜器件。

　　從 2011 年開始，一些代工供應商開始提供使用最先進的 finFET 晶體管的先進工藝。IC 供應商已經圍繞 finFET 開發了芯片。如今，代工廠客戶正在出貨使用 16nm/14nm、7nm 和 5nm 工藝節點的 finFET 的芯片。3nm finFET 正在研發中。

　　此外，在 3nm 和/或 2nm，一些代工廠將遷移到環柵 (GAA)，這是一種速度更快的晶體管，比 finFET 消耗更少的功率。但 GAA FET 也更昂貴且更難制造。

　　與此同時，內存制造商正在開發更先進的 3D NAND、DRAM 和各種下一代內存類型。

　　這些設備給設備制造商帶來了巨大的制造挑戰，這正在影響更先進的工藝和工具的開發。對于先進的晶體管和最新的 DRAM，芯片制造商正在使用極紫外 (EUV) 光刻技術，這是一種 13.5nm 波長系統，用于對芯片中的微小特征進行圖案化。

　　沉積和蝕刻工具的供應商也面臨著一些挑戰。“有很多過程挑戰，”TEL 技術人員的高級成員羅伯特克拉克在最近的 IEDM 會議上發表演講時說。“每一代都會導致我們必須處理的長寬比越來越高。這會產生各種蝕刻問題。你也有沉積問題。你的沉積物有保形、空隙和接縫。在蝕刻過程中會出現彎曲、彎曲、加載和選擇性問題。”

　　幸運的是，蝕刻供應商已經開發出幾種新功能來應對這些挑戰。ALE 和高選擇性蝕刻是其中的創新。

　　經過多年的研發，蝕刻供應商在 2010 年代中期引入了 ALE 工藝。ALE 在原子尺度上選擇性地去除目標材料。

　　在 ALE 的一個示例中，晶片位于 ALE 系統的腔室中。第一步是在腔室的硅表面上注入氯氣。氯分子被吸附在表面上，從而改變了表面。然后，將氬離子注入腔室，轟擊表面并去除改性層。

　　有兩種類型的 ALE——等離子和熱。正在生產中的等離子 ALE 可實現各向異性蝕刻。仍在生根的熱 ALE 使用熱反應進行各向同性蝕刻。

　　“等離子或熱 ALE 更多的是對蝕刻前沿的極端控制，而不是整體選擇性，”Imec 的 Bézard 說。“有時它比傳統的等離子蝕刻更好，有時它更糟。但選擇性遠低于高選擇性蝕刻所需和實現的水平。”

　　此外，ALE 速度慢，各向同性能力有限。在某些情況下，ALE 可以對結構造成最小的損害。

　　高選擇性蝕刻是不同的。“高選擇性蝕刻本身就是一種蝕刻方法。高選擇性蝕刻是一種技術，可以實現選擇性是最重要規格的應用，”Imec 的 Bézard 說。

　　多年來，選擇性蝕刻一直用于芯片生產，但技術有限。“在引入早期選擇性蝕刻系統之前，想要進行各向同性蝕刻的芯片制造商會使用濕法蝕刻，”Lam 的 Latchford 說。“但濕法蝕刻在精度、控制和材料方面極為有限，根本無法創造芯片制造商繼續向更小節點演進所需的新器件結構。”

　　隨著時間的推移，該行業開發了使用干法蝕刻的選擇性蝕刻工藝。今天，Applied、Lam、TEL 和其他公司提供具有下一代選擇性蝕刻功能的工具。供應商對同一進程使用不同的名稱。有人稱其為極端選擇性蝕刻、高度選擇性蝕刻或精密選擇性蝕刻。但它們都使用專用的腔室來實現使用專有化學物質的高選擇性蝕刻。腔室安裝在標準蝕刻平臺上。

　　對于其選擇性蝕刻系統，Applied 使用兩步方法來實現各向同性蝕刻。首先，對表面進行處理。然后，產生自由基，從而去除目標材料。

　　“基于自由基的方法提供了極高的選擇性。它可以蝕刻一種材料而不接觸另一個表面，”應用材料公司副總裁 Uday Mitra 在 2017 年的一次采訪中解釋道。

　　與此同時，Lam 最近推出了三種選擇性蝕刻產品——Argos、Prevos 和 Selis。Prevos 使用新穎的化學物質為氧化物、硅和金屬提供選擇性蝕刻。Selis 采用自由基和熱蝕刻能力進行選擇性蝕刻。Argos 選擇性地修改和凈化晶圓表面。

　　高選擇性蝕刻可用于存儲器和邏輯器件的各向異性或各向同性應用。每個應用程序也可以具有不同的選擇性。

　　“這完全取決于所使用的蝕刻應用和類型，”Imec 的 Bézard 說，“對于等離子蝕刻，不同聚合物之間 50:1 的選擇性被認為是非常高的。通常<10:1。例如，當使用循環工藝（通常 >300:1）蝕刻硅對氧化物的選擇性時，這將被認為非常低。”

　　無論應用程序如何，所有過程都具有挑戰性。“有一種通用蝕刻，它具有一定的選擇性。然后，當您進行選擇性蝕刻時，您所談論的是多個數量級的更高選擇性，”TechInsights 的 Hutcheson 說。“當你進行純粹的選擇性蝕刻時，它更接近于純粹的化學過程。但現在你必須弄清楚如何使化學作用發揮作用。您想過度蝕刻一點，以確保清除所有材料。但是你不能走得太遠，否則你將開始移除底層材料。您越能提高選擇性，就越能確保在 300 毫米晶圓上進行均勻蝕刻。我們談論的是我們處理的埃，就我們必須跨越 300 毫米水的精度而言。精度是驚人的。”

　　應用 

　　高選擇性蝕刻有多種應用程序。例如，使用各向異性高選擇性蝕刻形成自對準觸點。在芯片中，觸點是連接晶體管與器件中第一層銅互連的微小結構。

　　同時，在 2020 年，TEL 和 Imec 發表了一篇關于硅修整應用的各向同性無等離子體工藝的論文。基本上，蝕刻工具修整薄膜或材料以形成所需的結構形狀。該工藝可用于 finFET 和 GAA。

　　GAA 中使用了其他選擇性蝕刻工藝。在 3nm和/或 2nm工藝節點，領先的代工廠及其客戶最終將遷移到稱為納米片 FET 的 GAA 晶體管類型。納米片 FET 是一種已旋轉 90 度的 finFET，從而形成水平堆疊的鰭，每個鰭之間具有垂直柵極材料。每個鰭片都像一張紙，是一個通道。

　　為了在晶圓廠中制造納米片，外延工具在基板上沉積超薄、交替的硅鍺 (SiGe) 和硅層，形成超晶格結構。這種結構可能具有三層、五層或更多層的每種材料。

　　微小的垂直鰭在超晶格結構中被圖案化和蝕刻。然后，形成內間隔物。為此，超晶格結構中的SiGe層的外部被凹陷，然后用介電材料填充。

　　KLA 工藝控制解決方案總監 Andrew Cross 表示：“內部間隔模塊提供了對有效柵極長度的控制，并將柵極與源極/漏極外延隔離開來。” “在內隔板形成的每個步驟中，精確控制壓痕和最終隔板凹槽的形狀和 CD 對于確保正確的器件性能至關重要。”

　　接下來，形成源極/漏極。然后，去除超晶格結構中的 SiGe 層，留下構成通道的硅基層或片。

　　Onto Innovation 戰略項目高級總監 Scott Hoover 說：“通道釋放需要單獨控制板材高度、角侵蝕和通道彎曲。”

　　最后，通過沉積高k電介質和金屬柵極材料形成柵極。每個步驟都提出了一些挑戰，特別是內部間隔和通道釋放過程。

　　“對于納米片器件制造中的每個關鍵步驟，關鍵是采用高度選擇性的氣相蝕刻工藝，”IBM Research 的高級技術人員 Nicolas Loubet 說。“關于溝道釋放，需要 >150:1 的 SiGe 與 Si 蝕刻選擇性以防止納米片硅溝道損失，這可能導致遷移率下降、高溝道電阻和具有不同納米片寬度的器件之間的大可變性。蝕刻工藝還需要以受控的蝕刻速率完全蝕刻小腔中的 SiGe，并且不應成為自限性。”

　　在最近的一篇論文中，IBM 和 TEL 展示了一種用于 GAA 的橫向干法蝕刻技術，該技術使用新型化學物質，可實現 >150:1 的選擇性。

　　與此同時，Lam 還開發了一種用于 GAA 內部間隔和釋放步驟的高選擇性蝕刻工藝。例如，對于通道凹槽步驟，Lam 結合了其新的 Prevos 和 Selos 工具。

　　“在 GAA 結構中，僅去除了 SiGe 材料層，而器件的其他每一塊都相對保持不變。有了這種能力，芯片制造商可以雕刻出需要埃級精度的納米級特征，以避免在蝕刻過程中去除、修改或損壞其他關鍵材料層，”Lam 的 Latchford 說。

　　無論工具供應商如何，這都是一個艱難的過程。“挑戰不在于找到化學物質，”Imec 的 Bézard 說。“對于每個納米片，它也獲得了完全相同的選擇性，因為底部的納米片將比頂部的納米片看到更多的蝕刻氣體與基板的相互作用。所以你可以有非常局部的差異。這就是我們需要魔法的地方。我們需要確保每個納米片都能看到與其他納米片相同的東西。”

 

　　圖 4：Lam的 Selis-Prevos 系統在納米片 FET 和其他工藝中蝕刻 SiGe/Si 疊層。資料來源：Lam 

　　未來器件 

　　未來器件也需要高度選擇性蝕刻，例如互補 FET (CFET)，一種 3D 堆疊邏輯器件。CFET 目前處于研發階段。

　　內存是另一個應用程序。今天，內存制造商正在推進 DRAM 擴展的下一階段，但隨著技術接近其物理極限，他們面臨著一些挑戰。

　　作為回應，存儲器制造商正在開發 3D DRAM，它在許多方面類似于 3D NAND。3D DRAM 距離量產還有幾年的時間。“在 3D DRAM 中，重大的設計變化解決了平面設計中面臨的許多縮放問題，同時，也產生了對橫向選擇性蝕刻的巨大需求，”Lam 的 Latchford 說。

　　結論 

　　可以肯定的是，業界正在開發一系列未來的設備。芯片制造商需要在多個領域使用更先進的工具，例如沉積、檢測、光刻和計量。

　　高選擇性蝕刻是工具組合的重要補充。“這些解決方案使芯片制造商能夠制造出功能越來越強大和復雜的芯片，這些芯片可以支持計算和性能密集型技術，例如自動駕駛汽車、先進的數字醫療保健和即將到來的元宇宙，”Latchford 說。