但在最近的十年中，在競爭性營銷的推動下，該標簽已與實際最小柵極分離開來，并且可能比實際最小柵極長度小幾倍，同時也無法傳達該技術的其他基本特征。此外，來自不同半導體制造商的類似邏輯技術已經貼上了不同的節點標簽，從而造成了進一步的混亂。
在開發中下一個節點（3 nm）的一位數納米標簽只有大約十二個原子。這給人一種錯誤的印象，即半導體技術將很快達到它無法克服的障礙。然而，已成定論的是，半導體產業將繼續取得進步，這是因為仍有許多方法可以使半導體技術超越二維微型化，而且社會對功能更強大的電子系統的需求是無法滿足的。
因此，現在是半導體行業采用新指標的時候了，該指標正確地表明了半導體制造技術的進步。通過使用這一新指標，行業，研究機構，學術研究人員，學生，資助機構和政府政策制定者可以識別和預測。
制定新指標的理由
在被稱為摩爾定律的自我實現的預言的推動下，半導體技術已取得了數十年的成倍發展。1965年，戈登·摩爾（Gordon Moore）觀察到，隨著新一代技術的發展，集成電路中晶體管的數量增加了一倍。自1971年以來，Intel 4004微處理器，晶體管的尺寸在芯片的二維平面上已經縮小了大約1000倍，并且單個2-D芯片上的晶體管數量增加了約1500萬倍。而用來衡量集成密度這一驚人進步的度量標準主要是芯片上晶體管的最小物理柵極長度。此物理尺寸（也稱為節點）已被用作表征半導體制造技術的標簽。
當今，大批量生產中最先進的技術被稱為7納米節點，而5納米節點預計將在一年內進入大批量生產。因此，我們將很快用完納米來命名下一代技術。這給人一種錯誤的印象，即半導體技術正在達到物理極限，將不再為信息技術和電子系統的未來發展做出貢獻。
的確，二維微型化最終將達到極限（原子的大小，并且可能早于此），并且有人認為二維微型化的進展已經在放緩。同時，也確實可以（而且將會）通過許多其他手段獲得半導體技術的持續改進，這些手段已經被研究（3-D集成是一個突出的例子）和尚未發明的新方法。
值得注意的是，自1990年代中期以來，代表技術發展的節點號已經與用于識別技術的物理晶體管柵極長度脫鉤。自2000年代以來，“等效縮放比例” 的采用進一步將技術的本質與芯片內部的物理尺寸脫鉤。
最近，設計技術協同優化（DTCO）在每一代技術中都發揮了重要作用，并且基本上使節點號具有某種隨意性的名稱（類似于計算機的型號名稱），與技術的屬性無關。由于描述技術節點的標簽與該節點的基本屬性脫節，因此半導體行業及其研究和開發社區迫切需要一個簡單合理的度量標準，以更好地表征日趨復雜和細微差別的下一代半導體技術。
邏輯，內存，連接性（LMC）指標
改進的半導體器件密度直接轉化為更高級的計算系統的收益，而先進的計算系統是推動半導體技術進步的主要動力。因此，我們建議使用以下三部分數字作為衡量未來半導體技術進步的指標：DL , DM , DC ，其中DL是邏輯晶體管的密度（以＃/ mm 2為單位），DM是主存儲器的位密度（當前為片外DRAM密度，以＃/ mm 2為單位），DC是主內存和邏輯之間的連接密度（以＃/ mm 2為單位）。例如，文中發布的當今最先進的技術可以用[38M，383M，12K]來表征。作為另一個示例，多個邏輯和存儲管芯的3D堆疊可以增加DL , DM , 和DC。
圖1：歷史邏輯密度 其中a、b、c分別是晶體管密度、Dram的位密度和存儲器和邏輯之間的互聯密度
圖1顯示了歷史邏輯，內存和互連密度趨勢。在圖1（a）中，晶體管密度簡單地由晶體管的數量除以管芯面積來給出。然而，也已經提出了更復雜的建議來計算晶體管密度，例如使用邏輯門密度的加權平均值（基于典型芯片設計中各種門的使用頻率）。圖1還顯示，每平方毫米的晶體管和SRAM位的數量一直在遵循非常相似的趨勢。
動態隨機存取存儲器（DRAM）位密度的歷史趨勢如圖1（b）所示。多年來的平均改善率可與DL改善。DRAM一直是計算系統的主要內存，截至目前，它代表了DM系統指標的組成部分。在使用替代存儲技術（例如新興的非易失性存儲器）的未來情況下，DM可以無縫地對應于用作主存儲器的這種新存儲器的位密度。（片上）邏輯和（片外）主存儲器之間的互連密度可以視為邏輯到存儲器連接性的代表。
圖1（c）顯示了與各種封裝技術相關的片外互連的密度。這些密度值可以用作LMC指標的組件DC 。但是，總的來說，DC不一定必須反映到片外存儲器的連接性。在主存儲器可以作為邏輯集成在芯片上的情況下，從系統的角度來看，邏輯和片上存儲器之間的連接可能變得非常重要，并且也可以表示為DC 。相比DL和 DM ，DC引入新技術后，其特點是有些離散的跳躍。在過去的十年中，通過對2.5D和3D封裝技術的實質性改進，該存儲器在邏輯連接方面的發展獲得了顯著勢頭。
值得注意的是，DC是指主存儲器和邏輯電路之間的互連密度，無論這種連接是通過2.5D，3-D，單片3-D集成還是將來可能開發的其他技術進行的。
系統度量標準的這三個組成部分有助于計算系統的整體速度和能源效率。圖2中的歷史數據顯示邏輯，內存和連接性的相關增長，這表明均衡的增長。在未來的幾十年中。DL , DM 和DC這種平衡在計算機體系結構中是隱含的，并允許以最佳方式改善整體系統性能。圖2（a）顯示了從移動/臺式處理器一直到世界上最快的超級計算機，各種復雜程度的計算系統的DRAM容量與晶體管數量的關系。我們注意到，上述邏輯到存儲器的平衡在晶體管數量和主存儲器容量的八個數量級變化中保持不變，最佳擬合線對數據的斜率接近1。
圖2：計算系統中的資源平衡 其中圖a是DRAM容量與晶體管數量的比較，圖b是GPU的帶寬與DRAM容量的比較。
在主存儲器和邏輯之間提供足夠的連接性（帶寬）至關重要。否則，計算系統的速度和能源效率將受到內存訪問的嚴重限制。在當今的計算工作負載和系統中，這種內存訪問挑戰已經很明顯。盡管高帶寬存儲器（HBM）的成本相對較高，但仍被廣泛采用，這表明連通性至關重要。
實際上，圖2（b）中臺式機GPU的歷史帶寬與內存容量的趨勢還表明，內存容量和帶寬之間的平衡增長與邏輯和內存之間的物理連接數（總線寬度）成正比。由于功率限制，時鐘頻率飽和，帶寬的提高可能越來越依賴于邏輯和存儲器之間連接的密度。根據系統設計和成本效益的折衷，邏輯和主存儲器之間的物理連接密度，DC的變化幅度大小不同：從印刷電路板到中介層，再到芯片到晶圓以及晶圓到晶圓的直接鍵合，最后到將來在單片3D集成芯片堆疊中的超密集層間過孔。
對半導體行業的好處
這個更全面的LMC密度指標[DL , DM , DC ]可以用來捕獲半導體技術的基本技術屬性，這些技術正變得越來越復雜和細致。盡管公司可能會繼續使用其偏愛的標簽來推銷其技術，但是LMC密度度量可以用作衡量半導體制造商在其客戶和其他方之間技術進步的一種通用語言，以促進清晰的溝通。此度量標準考慮了將邏輯，內存和連接集成到系統中所帶來的好處。除了與歷史趨勢和我們對計算系統的直覺保持一致之外，LMC密度度量標準還適用于并且可擴展至未來的邏輯，存儲器和封裝/集成技術。
技術提供商和研究人員可以解決LMC指標的一個或多個組成部分。提供最終產品（例如特定領域的硬件加速器）的公司可以選擇提及所有三個組件來描述特定的邏輯，內存和封裝技術，這些特定的邏輯，內存和封裝技術被封存以構建其產品的最新模型。這個三管齊下的指標以全面的方式直接將設備技術的進步與系統級的利益聯系起來，同時承認各個組件之間的協同作用。
例如，具有3D封裝并堆疊多個邏輯和存儲管芯的半導體技術將相應地增加DL 和DM ,因此，與采用相同邏輯和存儲技術但不具有3-D裸片堆疊功能的另一種可能的產品相比，該產品展示了這一進步。
與技術公司類似，企業，消費者和政府機構也可能發現這種對給定半導體技術狀態的更全面描述是有用和方便的。最重要的是，這種LMC密度度量的使用使半導體行業擺脫了使用消失的納米作為標簽來描述半導體技術進步的困惑，這種進步對社會將在很長的時間內保持非常重要的地位。
| 相關新聞： |
| 《超越摩爾定律的外延設備技術及市場趨勢2020》 |
| 科學家提出晶體管發展新思路 |
| 另辟蹊徑再續摩爾定律 |
京公網安備110402500036號
© 中國科學院微電子研究所 版權所有
地址:北京市朝陽區北土城西路3號 郵編:100029
郵箱:icac@ime.ac.cn
學習園地