IGZO薄膜晶體管（TFT）由于其極低的關(guān)態(tài)電流、較高的遷移率和低溫工藝，在新型DRAM的應(yīng)用中備受關(guān)注。與傳統(tǒng)的硅基1T1C DRAM相比，IGZO 2T0C DRAM具有能夠?qū)崿F(xiàn)多值存儲的優(yōu)勢，該優(yōu)勢可提高各個(gè)單元的有效存儲密度。但目前基于該方面的研究僅實(shí)現(xiàn)了單個(gè)存儲單元的多值存儲功能驗(yàn)證，以及多個(gè)單元間SN電壓的均一性，仍需要較為復(fù)雜的外圍電路來解決讀取晶體管之間閾值電壓變化的問題。

針對上述挑戰(zhàn)，微電子所劉明院士團(tuán)隊(duì)與北京超弦存儲研究院趙超研究員團(tuán)隊(duì)聯(lián)合在2023年國際電子器件大會（IEDM）上首次報(bào)道了具有單元內(nèi)閾值電壓補(bǔ)償技術(shù)的雙柵IGZO 2T0C DRAM。器件層面上，研究通過控制半導(dǎo)體厚度以及優(yōu)化金屬半導(dǎo)體接觸，實(shí)現(xiàn)了具有正閾值以及高開態(tài)電流的雙柵a-IGZO晶體管。電路層面上，提出了一種新型的雙柵2T0C DRAM結(jié)構(gòu)，通過全新的寫入方式，實(shí)現(xiàn)了無需外圍電路的存儲單元內(nèi)閾值電壓補(bǔ)償技術(shù)，并且突破了存儲窗口的極限。實(shí)驗(yàn)制備的雙柵2T0C DRAM首次實(shí)現(xiàn)了在25個(gè)單元間的3-bit存儲功能、目前報(bào)道中最大的ΔVSN/ΔVDATA比值（1.46）以及大于1500秒的數(shù)據(jù)保持時(shí)間。

基于該成果的文章“Improved Multi-bit Statistics of Novel Dual-gate IGZO 2T0C DRAM with In-cell VTH?Compensation and ΔVSN/ΔVDATA?Boosting Technique”入選2023 IEDM。微電子所博士生陳楷飛、超弦存儲研究院朱正勇研究員和微電子所博士生盧文棟為第一作者，微電子所李泠研究員、楊冠華副研究員以及超弦存儲研究院趙超研究員為通訊作者。

圖1：傳統(tǒng)單柵2T0C DRAM在多值存儲中面臨的挑戰(zhàn)以及雙柵2T0C DRAM在實(shí)現(xiàn)多值存儲中的優(yōu)勢

圖2：不具有和具有閾值電壓補(bǔ)償功能的25個(gè)雙柵IGZO 2T0C DRAM的讀取電流分布對比