近年來，非易失性存內計算（nvCIM）作為一種新興的體系架構，為在資源有限的邊緣系統中處理數據密集型的人工智能（AI）任務提供了可能?；谧枳兇鎯ζ鳎≧RAM）的存內計算技術是實現nvCIM的有力競爭者。通過將神經網絡中的權重矩陣部署到RRAM交叉陣列上，利用歐姆定律和基爾霍夫定律加速矩陣向量乘法計算，可顯著降低數據在計算和存儲單元之間的搬運，從而增加系統的推理速度和能效。但現有的nvCIM架構在匹配邊緣AI系統方面還存在一些挑戰：軟件方面，由于傳統深度學習算法所需的精度高，導致存儲和計算成本的提升；硬件方面，模數轉換器（ADC）和靈敏放大器（SA）等外圍電路的使用大幅增加了芯片的面積和功耗。

　　針對這些問題，微電子所微電子器件與集成技術重點實驗室劉明院士團隊開發了一款面向二值神經網絡（BNN）的數字型RRAM宏級存內計算芯片（3T2R-Macro）（圖1a）。通過使用分壓原理映射二值神經網絡權重矩陣，利用反相器將乘加計算結果量化為穩定的電壓輸出。該設計省去了外圍ADC或SA，有效減少了芯片面積、能耗和延遲，提高了對噪聲的魯棒性。團隊還利用軟—硬件協同設計方法，通過調節反相器供電電壓，實現了3T2R-Macro片上二值卷積神經網絡模型中批量歸一化（Batch Normalization）和激活函數（Activation）計算（圖1b）。該3T2R-Macro設計在CIFAR-10和MNIST數據集上分別實現了86.2%和95.6%的識別率（圖1c）。180 nm工藝節點仿真結果表明芯片最小計算延時為8 ns（圖1d），峰值能效為51.3 TOPS/W（圖1e）。相較于已報道的基于電流累積型模擬nvCIM設計，3T2R-Macro節省了10%的芯片面積和30%乘加計算能耗，提升了20%系統魯棒性。這一研究結果為在資源有限的邊緣系統部署AI任務提供了一種高效的解決方案。

　　該項目得到了科技部、國家自然科學基金委、中科院和香港大學的支持。成果近期發表在IEEE Transactions on Circuits, Systems II: Express Briefs（TCAS-II）期刊上（DOI: 10.1109/TCSII.2022.3233396），微電子所博士研究生李熠為文章的第一作者，香港大學王中銳博士和微電子所尚大山研究員為該文章的共同通訊作者。

圖1. （a） 3T2R-Macro 結構、工作原理與電壓輸出結果；（b） 二值卷積神經網絡片上批量歸一化和激活函數功能實現；（c）3T2R-Macro在MNIST和CIFAR-10數據集上識別率；（d）3T2R-Macro的操作延遲；（e）3T2R-Macro與已報道的電流累積型nvCIM設計的芯片功耗對比

　　論文信息：

　　https://doi.org/10.1109/TCSII.2022.3233396

　　An ADC-less RRAM-based Computing-in-Memory Macro with binary CNN for Efficient Edge AI

　　Li Yi, Chen Jia, Wang Linfang, Zhang Woyu, Guo Zeyu, Wang Jun, Han Yongkang, Li Zhi, Wang Fei, Dou Chunmeng, Xu Xiaoxin, Yang Jianguo, Zhongrui Wang,* Dashan Shang*

　　IEEE Transactions on Circuits, Systems II: Express Briefs （TCAS-II）（2023）

　　DOI: 10.1109/TCSII.2022.3233396