面向后摩爾時代新型半導體器件與先進集成技術的發展需求，設計工藝協同優化（DTCO）正推動著材料、器件、工藝與電路系統的協同設計。作為連接器件物理與電路設計的關鍵橋梁，緊湊模型直接關系到新型器件進入電路設計流程、支撐系統優化與應用探索的效率。隨著新材料、新結構器件、后道集成（BEOL）和單片三維集成技術的發展，傳統物理緊湊模型在模型構建、參數提取和跨結構遷移方面面臨挑戰。人工智能為器件建模提供了新的技術路徑，但純數據驅動模型仍存在物理一致性不足、解析表達不明確、難以部署至 Verilog-A/SPICE 等標準 EDA 流程的問題。發展兼具精度、可解釋性和可部署性的智能緊湊建模方法，已成為 AI for EDA 領域的重要研究方向。

針對上述挑戰，微電子所集成電路制造技術全國重點實驗室李泠、汪令飛研究團隊聯合香港大學、南方科技大學，提出了一種物理先驗引導的智能緊湊建模框架，構建了“神經網絡學習—符號化模型蒸餾—Verilog-A/SPICE 電路部署”的完整技術路線。該方法利用EKAN網絡學習新型晶體管在多維偏壓、結構參數和溫度條件下的器件特性，并將神經網絡模型進一步提煉為具有明確解析表達形式的符號化緊湊模型，從而實現高精度數據學習與可解釋模型表達的結合。

相關工作在氧化物晶體管及其DRAM/SRAM電路仿真中完成驗證，表明該方法可支持新型器件建模、器件—電路協同優化以及快速技術路徑探索。該研究為人工智能方法在緊湊模型自動構建、物理先驗建模和 EDA 流程部署中的應用提供了新的思路。

相關論文以 “A Physics-Prior Intelligent Compact Modeling Framework for BEOL-Compatible DTCO: EKAN-Based Distillation from Neural to Symbolic Models” 為題，入選 2026 年芯片設計自動化領域頂級會議The Chips to Systems Conference (DAC)。微電子所博士研究生李旭帆、香港大學博士后李熠為共同第一作者，姚振杰副研究員、汪令飛研究員以及李泠研究員為通訊作者。