隨著物聯網設備的快速普及與海量部署，其數量呈現爆發式增長。但這些設備往往部署在物理不可控的環境中，極易遭受各種硬件級攻擊，如電源噪聲注入、電磁干擾、激光fault注入等，傳統的軟件安全機制難以有效抵御。硬件安全芯片，尤其是作為密碼系統“熵源”核心的真隨機數發生器（TRNG），成為構建可信物聯網安全基石的關鍵。如何在兼顧低成本、低功耗的同時，為海量物聯網設備提供高能效、高魯棒性且具備主動抵御注入攻擊能力的真隨機數發生器，已成為當前學術界與工業界共同關注的核心難題。

微電子所抗輻照器件技術重點實驗室聯合清華大學、澳門大學，提出一種可主動抵御電源噪聲注入攻擊的高能效真隨機數發生器芯片架構。該架構采用懸浮電容供電，消除了鎖存器熵源的短路功耗并提升了電源噪聲隔離能力。基于65nm CMOS工藝，團隊實現了0.066pJ/bit的高能效、強魯棒性與抗攻擊能力的真隨機數發生器芯片，并通過NIST隨機性測試。

該工作得到了國家自然科學基金的支持，研究成果以“A65nm0.066pJ/bFloating-Latch-BasedTrueRandomNumberGeneratorResilienttoPower-NoiseInjectionAttacks”為題，入選2026年IEEE國際固態電路會議（ISSCC2026）。微電子所助理研究員成凱為論文第一作者，楊尊松研究員、黃云波副研究員為論文通訊作者。

????文章鏈接：https://ieeexplore.ieee.org/document/11409134

圖1 懸浮鎖存器真隨機數發生器電路結構

圖2 芯片照片及與最先進真隨機數發生器工作性能對比