NOR閃存以速度快、可靠性高和使用壽命長等優勢，在人工智能、汽車電子和工業領域中發揮著不可替代的作用。目前普遍使用的平面NOR閃存在50納米以下技術代的尺寸微縮遇到瓶頸，難以進一步提升集成密度、優化器件性能和降低制造成本。為突破上述瓶頸，研究人員提出了多種基于多晶硅溝道的三維NOR（3D NOR）器件，但多晶硅溝道遷移率低、讀取速度慢，影響了NOR器件整體性能。 

　　近日，微電子所集成電路先導工藝研發中心朱慧瓏研究員團隊研發制備出一種高性能單晶硅溝道3D NOR儲存器。遵循知識產權保護優先的原則，自2021年起，朱慧瓏在器件結構、集成工藝和電路架構等方面先后提出了多個解決方案并提交了相應專利申請。該團隊使用研發的垂直晶體管新工藝制備出單晶硅溝道3D NOR三維陣列，其上下疊置的晶體管既具單晶硅溝道的高性能優勢，又有三維一體集成的制造成本低的優點，可在獲得同等或優于單晶硅溝道平面NOR閃存器件性能的同時，無需升級光刻機也可大幅提高存儲器集成密度、增加存儲容量。團隊研制的3x3x2三維NOR閃存陣列實現了正常讀寫和擦除，達到了讀電流以及編程、擦除速度與二維NOR閃存器件相當的目標，且新制程與主流硅基工藝兼容，便于應用。 

　　相關成果作為封面和“編輯特選”（Editors Picks）文章，以題為“A Novel 3D NOR Flash with Single-Crystal Silicon Channel: Devices, Integration, and Architecture”發表在國際微電子頂刊《IEEE Electron Device Letters》上。微電子所博士研究生黃偉興是第一作者，朱慧瓏為通訊作者，這也是朱慧瓏研究團隊的垂直納米器件相關成果再次入選“編輯特選”文章。 

　　該研究部分得到中國科學院自主部署項目（Y7YC01X001）的資助。 

　　論文鏈接：https://ieeexplore.ieee.org/document/9906527 

圖1.刊登在《Electron Device Letters》封面上的單晶硅3D NOR電路架構（上）及垂直溝道晶體管結構（下） 

圖2. 單晶硅溝道3D NOR器件及電性實驗結果：（a）器件TEM截圖（左）及溝道局部放大圖（右），（b）編程特性和（c）擦除特性