日前，中科院EDA中心邀請美國德州大學奧斯丁分校DavidZ. Pan教授來京舉辦“極限尺寸下的納米芯片可制造性和可靠性設計（Nanometer IC Design for Manufacturability and Reliability in Extreme Scaling and Beyond）”研討會。中科院在京相關單位科研人員20余人參加了會議。  

　　DavidZ. Pan教授介紹了UTDA實驗室的相關研究情況，以及多重曝光技術和光刻技術的設計、工藝等綜合研究情況。報告指出，當CMOS特征尺寸到達22nm、14nm及以下時，雙重/多重曝光技術使得IC可制造性挑戰大大增加；采用TSV的3D集成技術獲得顯著進展并初步商業化，然而TSV仍然面臨著巨大的可制造性挑戰，需要開發新的建模和設計技術來實現可靠的3D集成。在3D IC中，TSV會導致熱應力，從而引起系統性能偏差和機械/電學相關的可靠性問題，層間模擬和物理設計技術被用來實現可靠的集成電路和系統整合。 

　　會后，在座科研人員與DavidZ. Pan教授就納米芯片可制造性技術和可靠性等問題進行了交流。 

　　DavidZ. Pan于UCLA取得博士學位，2000-2003年就職于IBM T J Washington研發中心，現任美國德州大學奧斯丁分校電子信息工程學院教授、UTDA實驗室主任，發表過180余篇國際高質量學術論文，曾獲得Brasfield教獎金、ICCAD國際會議最佳論文獎等國際學術榮譽。 

　　研討會現場