欧美 偷窥 清纯 综合图区|精品丰满一区二区三区蜜桃|丝瓜芭乐樱桃秋葵小蝌蚪榴莲84|一区二区视频在线|的艳妇性史|色噜噜狠狠色综合久夜色撩人|乱理片 新乱理片2018

當前位置 首頁 人才隊伍
  • 姓名： 李永亮
  • 性別： 男
  • 職稱： 正高級工程師
  • 職務： 
  • 學歷： 博士
  • 電話： 010-82995860
  • 傳真： 
  • 電子郵件： liyongliang@ime.ac.cn
  • 所屬部門： 先導中心集成電路創新技術部
  • 通訊地址： 北京市朝陽區北土城西路3號

    簡　　歷：

  • 教育背景 ?

    2007-2011：中國科學院微電子研究所，微電子學與固體電子學專業，工學博士?

    2004-2007：遼寧大學物理學院，微電子學與固體電子學專業，理學碩士?

    2000-2004：遼寧大學物理學院，電子科學與技術專業，工學學士?

    工作簡歷 ?

    2018年-至今：中國科學院微電子研究所，集成電路先導工藝研發中心，正高級工程師，博士導師，入選中科院“院級高層次引進人才”，從事亞10納米三維器件與集成技術研究?

    2011-2017年：新加坡聯華電子公司（UMC），主任工程師，從事納米CMOS器件和集成技術研究，主要負責邏輯產品、SRAM Macro以及eHV制程研發和平臺建設?

    社會任職：

    研究方向：

  • 新型邏輯三維器件及高遷移率溝道集成研究

    承擔科研項目情況：

  • 1. 國家自然科學基金, 鍺硅高遷移率溝道堆疊納米線環柵器件集成技術研究, 項目負責人

    2. 國家自然科學基金, 面向Sub-3 nm技術節點的單面集成Si/SiGe異質溝道CFET技術研究, 課題負責人

    3. 國家自然科學基金, 適用于三維FinFET器件的高濃度鍺硅高遷移率溝道制備和鈍化技術及機理研究, 項目負責人

    4. 北京市自然基金, 鍺硅高遷移率溝道FinFET器件關鍵集成技術研究, 項目負責人?

    5. 北京市科技計劃，水平堆疊環柵器件研制與新型溝道原型器件研究, 課題負責人

    6. 北京市自然基金，高濃度SiGe溝道FinFET 器件關鍵技術及機理研究, 項目負責人

    7. 中國科學院，高性能SRAM關鍵電路驗證, 任務負責人

    8. 企業前沿技術合作, 面向下一代器件的新型溝道材料集成技術研究, 項目負責人

    9. 企業前沿技術合作，FinFET器件鍺硅高遷移率溝道制備技術研究，項目負責人


    代表論著：

  • 1. Xin Wang, Xiaotong Mao, Xiaofeng Jia, Yanzhao Wei, Longyu Sun, Jie Xu, Xingrong Xiao, Zhaohao Zhang, Fei Zhao*, and?Yongliang Li*, Matched Threshold Voltage of nSi/pSiGe Hybrid-Channel Gate-All-Around CMOS Transistors Using a Single LaFMD Dipole with the Same n-Type Metal Gate, IEEE ELECTRON DEVICE LETTERS, 2026, 47(4), 668-71.

    2. Longyu Sun, Haoyan Liu, Xin Wang, Fei Zhao, and Yongliang Li*,?Three-Tier Stacked FET with Optimized Logic & SRAM Interconnect Design for Advanced Technology Node, IEEE Transactions on Electron Devices, 2026, 73(3), 1129-35.

    3. Xiaofeng Jia, Fei Zhao, Kaimin Feng, Shuai Yang, Jiahan Yu, Yihong Lu, Haoyan Liu, and Yongliang Li*, Four-level Stacked Si0.7Ge0.3 Channel Gate-All-Around Transistor Using Novel Channel Release and Passivation Technology, IEEE Transactions on Electron Devices, 2026, 73(3), 1186-90.

    4.?Xiaofeng Jia, Xiaotong Mao, Kaimin Feng, Huaizhi Luo, Fei Zhao*, Haoyan Liu, Xiaolei Wang,?Jun Luo, and Yongliang Li*, Stacked Si0.5Ge0.5?Nanosheet Device Utilizing a?Novel Si/Si0.5Ge0.5 Multilayer on Three-Layer?SiGe SRB Architecture, IEEE Transactions on Electron Devices, 2026, 73(2), 1040-5.

    5. Longyu Sun, Haoyan Liu, Xin Wang, Fei Zhao, Yongkui Zhang, Xiaolei Wang, Jun Luo, and Yongliang Li*,?Monolithic Staggered CFET Enabling Eliminating Isolation Layer and Integrating N/PMOS with Varying Nanosheets Number, IEEE Transactions on Electron Devices, 2026, 73 (1), 71-76.

    6. Xiaotong Mao, XiaoFeng Jia, Longyu Sun, Fei Zhao, Haoyan Liu, Shengkai Wang, Xiaolei Wang, and Yongliang Li*, VFB Tuning and Dit Modulation using LaFMD and Al2O3?dual dipoles in PMOS Stacked Nanowire Transistors, IEEE ELECTRON DEVICE LETTERS, 2025, 46(10), 1689-92.

    7. Xiaotong Mao, Yongliang Li*, Yu Zhou, Xiaofeng Jia, Shuai Yang, Fei Zhao, Haoyan Liu, Longyu Sun, Shengkai Wang, Jianfeng Gao, Xiaolei Wang, and Wenwu Wang,?Interface Properties Improvement and VFB?Modulation on HfO2/IL/Si0.7Ge0.3?gate stacks?Using LaFMD Passivation without EOT?Compensation, IEEE ELECTRON DEVICE LETTERS, 2025, 46(7), 1039-42.

    8. Haoyan Liu, Longyu Sun, Yan Li, Jiayi Zhang, Xin Wang, Zhenhua Wu, Xiaotong Mao, Huaizhi Luo, Fei Zhao, and Yongliang Li*, A Novel SOI Nanosheet Transistor with Load-Si-Cut and Ultrathin SiGe Cladded Si Channel Structure for Enhanced Device Performance and Suppressed Process Variation, IEEE Transactions on Electron Devices, 2025, 72(6), 2841-7.

    9.?Fei Zhao, Yongliang Li*,?Xiaofeng Jia, Jiayi Zhang, Xiaotong Mao, Xi Zhang, Haoyan Liu,?and Wenwu Wang,?Co-Integration of Si-Channel nMOS and SiGe-Channel pMOS GAA Transistors Using the Novel Dual-Channel Selective Release Scheme, IEEE Transactions on Electron Devices, 2025, 72(2), 572-6.

    10. Fei Zhao, Yan Li, Yongliang Li*, Xiaofeng Jia, Wenjuan Xiong, Zhenzhen Kong, Huaizhi Luo , Junjie Li, Jiayi Zhang, Xiaotong Mao, Zhenhua Wu, Min Xu, Jun Luo, and Wenwu Wang, Si Interlayers Trimming Strategy in Gate-all-around Device Architecture for Si and SiGe Dual-Channel CMOS Integration, Transactions on Electron Devices, 2023, 70(12), 6163-8.


    專利申請：

  • 已授權專利：

    已授權發明專利50余項，部分授權專利如下：

    1. 李永亮，趙飛，羅軍，王文武，一種半導體器件及其制造方法，申請號：ZL202210167253.2，申請日：2022年2月23日，授權公告日：2026年2月3日。

    2．李永亮，趙飛，程曉紅，張青竹，殷華湘，羅軍，王文武，一種半導體器件及其制造方法，申請號：ZL202210681924.7，申請日：2022年6月15日，授權公告日：2026年1月9日。

    3. 李永亮，陳安瀾，一種晶體管及半導體器件，申請號：ZL202211009051.1，申請日：2022年8月22日，授權公告日：2026年2月10日。

    4. 李永亮，張佳熠，羅軍，王文武，一種環柵晶體管及其制造方法，申請號：ZL202310076902.2,申請日：2023年1月16日，授權公告日：2026年2月3日。

    5. 李永亮，雒懷志，王曉磊，羅軍，一種半導體器件及其制造方法，申請號：ZL202411449225.5，申請日：2024年10月16日，授權公告日：2026年1月9日。

    6. 李永亮，李俊杰，程曉紅，王文武, 一種鰭式場效應晶體管及其制作方法、電子設備，申請號：ZL202010399407.1，申請日：2020年5月12日，授權公告日：2023年12月26日

    7. 李永亮，程曉紅，張青竹，殷華湘，王文武, 一種堆疊納米線或片環柵器件及其制備方法，申請號：ZL201911113939.8，申請日：2019年11月14日，授權公告日：2024年4月9日

    8. Yongliang Li，Xiaohong Cheng，Qingzhu Zhang，Huaxiang Yin，Wenwu Wang，SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME，授權日：2021-6-1，US，Application Number: 16/824,761

    9. Yongliang Li，Xiaohong Cheng，Fei Zhao，Jun Luo，Wenwu Wang，SEMICONDUCTOR DEVICE HAVING HIGH DRIVING CAPABILITY AND STEEP SS CHARACTERISTIC AND METHOD OF MANUFACTURING THE SAME，Issue Date:?2-Sep-2025，US，Application Number: 18/059,960.

    10．Yongliang Li，Xiaohong Cheng，Qingzhu Zhang，Huaxiang Yin，Wenwu Wang，STACKED NANOWIRE OR NANOSHEET GATE-ALL-AROUND DEVICE AND METHOD FOR MANUFACTURING THE SAME，Issue Date: 18-Oct-2022，US，Application Number: 16/824,810


    獲獎及榮譽：

  • 中科院微電子所優秀員工一次?

    中國科學院院長優秀獎一次?

    中國科學院朱李月華獎一次?