欧美 偷窥 清纯 综合图区|精品丰满一区二区三区蜜桃|丝瓜芭乐樱桃秋葵小蝌蚪榴莲84|一区二区视频在线|的艳妇性史|色噜噜狠狠色综合久夜色撩人|乱理片 新乱理片2018

當前位置 首頁 人才隊伍
  • 姓名： 張鋒
  • 性別： 男
  • 職稱： 研究員
  • 職務： 
  • 學歷： 博士
  • 電話： 82995940
  • 傳真： 
  • 電子郵件： Zhangfeng_ime@ime.ac.cn
  • 所屬部門： 微電子器件與集成技術重點實驗室
  • 通訊地址： 

    簡　　歷：

  • 教育背景?

    1996-2000：北京理工大學 本科?

    2000-2005：中國科學院微電子研究所 博士研究生?

    工作簡歷?

    2005-2010, 中國科學院計算技術研究所，處理器體系結構室，高級工程師?

    2010-2017：中國科學院微電子研究所，微電子器件與集成技術重點實驗室，副研究員?

    2017-至今，中國科學院微電子研究所，微電子器件與集成技術重點實驗室，研究員?

    社會任職：

  • 從事芯片設計科研十余年，先后擔任IEEE ISCAS，ASSCC，VLSI-DAT，ASICON等國際電路會議組委會會員及分會主席，還擔任IEEE JSSC、TVLSI，TCAD,ISCAS，ASSCC等多個會議和雜志審稿人

    研究方向：

  • 集成電路芯片設計方向：?

    1）智能芯片處理與集成?

    2）高速接口電路設計?

    3）存儲器芯片電路設計


    承擔科研項目情況：

  • 1）國家重點研發計劃 “功能融合型三維堆疊 RRAM 集成技術” 項目負責人?+?課題負責人?（2023-2027）

    2）國家重點研發計劃 “高密度阻變存儲器材料及器件集成技術研究” 項目負責人?+?課題負責人?（2018-2022）

    3）自然科學基金重大研究計劃重點項目“面向科學計算的高精度模擬計算架構研究”(2025-2027)???新增

    4）自然科學聯合基金項目“高能效大規模憶阻器陣列的存算一體芯片研究” 項目負責人(2024-2027)????新增

    5）中科院先導A項目“嵌入式RRAM IP設計”課題負責人

    6）863課題“阻變存儲器外圍電路設計關鍵技術研究” 項目負責人?

    7）自然科學面上基金“面向高帶寬應用的高速串行接口電路關鍵技術研究”項目負責人?

    8）自然科學青年基金“片間高速收發電路的低功耗技術研究”項目負責人


    代表論著：

  • 《低功耗集成電路》、《集成電路驗證》?

    [1]?Yiyang yuan,yiming yang, Feng Zhang*,et al. “A 28nm 192.3TFLOPS/W Accurate/Approximate Dual-mode Transpose Digital 6T-SRAM Compute-in-Memory Macro for Floating-Point Edge Training and Inference.ISSCC 2025??

    [2]?Yao Li, Wenchang Zhang*, Feng Zhang*, et al. “Dual-gate IGZO FET Sensor Array for Multi-biomarker Detection Achieving Ultra High Sensitivity with 4.426%/decade of ssDNA and 1102nA/decade of Protein CA125”??IEDM 2024

    [3]?Hao Wu, Yong Chen*, Yiyang Yuan, Feng Zhang*, et al. “A 28-nm 19.9-to-258.5-TOPS/W 8b Digital Computing-in-Memory Processor With Two-Cycle Macro Featuring Winograd-Domain Convolution and Macro-Level Parallel Dual-Side Sparsity” IEEE Journal solid state circuits（JSSC）. 2025.??

    [4]? Yiyang yuan,yiming yang, Feng Zhang*,et al.”A 28nm 72.12-TFLOPS/W Hybrid-Domain Outer-Product Based Floating-Point SRAM Computing-in-Memory Macro with Logarithm Bit-Width Folding ADC”. ISSCC （2024）.

    [5]? Qiang Huo, Yiming Yang, Feng Zhang*, Ming Liu, et al. “A Computing-in-memory macro based on three dimensional resistive random-access memory.”? Nature Electronics， 5，469-477 （2022）.

    [6]? Qirui Ren，Feng Zhang*，et al. "A Security-Enhanced, Charge-Pump-Free, ISO14443-A-/ISO10373-6-Compliant RFID Tag With 16.2-μW Embedded RRAM and Reconfigurable Strong PUF". IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 31(2):243?- 252(2023) .

    [7]? ?Hao Wu, Feng Zhang*,et al.”A 28-nm Computing-in-Memory-Based Super-Resolution Accelerator Incorporating Macro-Level Pipeline and Texture/Algebraic Sparsity. IEEE Transactions On Circuits and systems I.2023.

    [8] XiangQu Fu. Feng Zhang*, et al.”P3ViT: A CIM-Based High-Utilization Architecture with Dynamic Pruning and Two-Way Ping-Pong Macro for Vision Transformer”.IEEE Transactions On Circuits and systems I.12(70):4938?- 4948.2023.

    [9] Q. Huo, Feng Zhang* et al.,"Demonstration of 3D Convolution Kernel Function Based on 8-Layer 3D Vertical Resistive Random Access Memory," IEEE Electron Device Letters, 41(3): 497-500(2020).

    [10] Q.Zhao, W. Zheng, X. Zhao, Y. Cao, Feng Zhang* and M. Law, "A 108 F2/Bit Fully Reconfigurable RRAM PUF Based on Truly Random Dynamic Entropy of Jitter Noise," in IEEE Transactions on Circuits and Systems I: Regular Papers, 67(11): 3866?– 3879(2020).

    [11] Fei Tan; Yiming Wang; Yiming Yang; Liran Li; Tian Wang; Feng Zhang*; Xinghua Wang; Jianfeng Gao; Yongpan Liu, "A ReRAM-Based Computing-in-Memory Convolutional-Macro With Customized 2T2R Bit-Cell for AIoT Chip IP Applications," IEEE Transactions on Circuits and Systems II: Express Briefs, 67(9): 1534-1538(2020).

    [12] Xiaojin Zhao; Qiang Zhao; Yongpan Liu；Feng Zhang*, et al. "An Ultracompact Switching-Voltage-Based Fully Reconfigurable RRAM PUF With Low Native Instability," IEEE Transactions on Electron Devices, 67(7):3010-3013(2020).

    [13] Qiang Huo, Zhenhua Wu, Xingsheng Wang, Feng Zhang* et al.,? "Physics-Based Device-Circuit Cooptimization Scheme for 7-nm Technology Node SRAM Design and Beyond, " IEEE Transactions on Electron Devices, 67(3): 907-914(2020).


    專利申請：

  • 已授權專利：

    [1]張鋒;霍強;宋仁俊；基于非易失存儲器的存儲和數據處理方法、裝置及設備，中國，ZL202010468344.0（已授權）。

    [2] 張鋒;李云;高琪;霍強；一種基于憶阻器RRAM的邏輯運算系統，中國，專利號ZL201811216384.5（已授權）。

    [3]張鋒;高琪;陳飛鴻；三維阻變存儲陣列、譯碼電路以及存儲系統，中國，ZL201910623077.7（已授權）。

    [4]張鋒;高琪;陳飛鴻；三維阻變存儲器及其讀出電路，中國，ZL201910822155.6（已授權）。

    [5]張鋒;宋仁俊;霍強；一種基于三維卷積神經網絡的映射裝置及方法，中國，ZL201910674202.7（已授權）。

    [6] 張鋒;陳飛鴻;高琪；RFID認證方法、RFID標簽、RFID閱讀器以及RFID系統，中國，ZL201911167334.7（已授權）。

    [7] 張鋒;陳之晟；信號處理方法以及裝置、RFID系統，中國，ZL202010686435.1（已授權）。

    獲獎及榮譽：

  • 國家特支計劃科技創新領軍人才

    “基于三維阻變存儲器存算一體技術研究”榮膺“2022 年中國半導體十大研究進展””2022年芯片科學十大進展”