教育背景
1994年9月-1998年7月 南京航空航天大學 機械工程系 學士
1999年9月-2002年7月 華中科技大學 電力工程系 碩士
2002年9月-2007年7月 清華大學 電子工程系 博士
工作簡歷
1998年7月-1999年8月 湖北武漢181廠 技術員
2007年7月-2010年9月 ??中國科學院微電子研究所 ，助理研究員
2010年9月-2024年12月? 中國科學院微電子研究所 ，副研究員
2024年12月-至今????中國科學院微電子研究所 ，正高級工程師
射頻/模擬/混合集成電路設計和測試
2009年，國家科技重大專項，嵌入式多模，多頻無線收發器IP核，副組長；
2009年，國家科技重大事項，TD-LTE終端射頻芯片研發，副組長；
2010年，國家科技重大專項，TD-LTE面向商用終端射頻芯片研發，副組長；
2011年，國家科技重大專項，TD-LTE-Advanced終端射頻芯片工程樣品研發， 副組長；
2012年 國家科技重大專項，TD-LTE多頻射頻商用芯片研發，副組長；
2012年 國家科技重大專項，高性能 ADC IP，項目負責人；
2012年 國家科技重大專項，自主IP核在SoC芯片中的批量應用（射頻），組長；
2013年 多頻段射頻IP芯片研發，公司委托項目，項目負責人。
[1] Shuilong Huang, Zhihua Wang. Phase self-calibrated scheme for zero-IF receiver, Analog Integrated Circuits and Signal Processing, 2007, 51(1): 33-37
[2] Shuilong Huang, Zhihua Wang. An improved charge-averaging charge-pump scheme, Analog Integrated Circuits and Signal Processing, 2007, 51(1): 45-49.
[3] Shuilong Huang, Zhihua Wang. Behavioral modeling and simulation of fractional-N frequency synthesizer, Analog Integrated Circuits and Signal Processing, 2009, 59(3) 317-323.
[4] Shuilong Huang, Zhihua Wang. System design consideration of highly-integrated ΣΔ fractional-n frequency synthesizer, 2008, 17(2): 169-181.
[5] Shuilong Huang, Zhihua Wang. A dual-slope PFD/CP frequency synthesizer architecture with adaptive self-tuning algorithm, 2007 IEEE integrated Symposium on Circuit and Systems，3924-3927.
[6] Shuilong Huang, Haiying Zhang. A fractional spur suppression technique in the fractional-N frequency synthesizer. Analog Integrated Circuits and Signal Processing, 2010, 66(3): 455-458.
[7] 譯著：黃水龍，王小松，劉欣，武振宇，基于標準CMOS工藝的低功耗射頻電路設計，國防工業出版社，2013.
1. 可實現頻段選擇的自校正鎖相環頻率綜合器（200910077363.4）
2. 用于快速建立寬鎖定范圍鎖相環頻率綜合器中的擴展鑒相鑒頻器/電荷泵結構（200910087889.0）
3. 基于鎖相環頻率綜合器應用的改進的數字鎖定指示器（200910303483.1）
4. 可提高帶內噪聲性能和降低功耗的鎖相環頻率綜合器結構（200910303664.7）
5. 一種可減少ΣΔ調制器量化噪聲和壓控振蕩器增益的鎖相環結構（200910091964.0）
6. 可編程小數分頻器（200910085878）
7. 一種改進的鑒相鑒頻器/電荷泵結構（200910087888.6）
8. 低相位噪聲的正交LC振蕩器結構（200910090123.8）
9. 一種可減少ΣΔ調制器量化噪聲的分數鎖相環結構（200910091964.0）
人才隊伍