近日,中國科學院微電子研究所高頻高壓中心劉新宇研究員團隊與香港大學、青禾晶元集團、武漢大學、中國科學院物理研究所等團隊合作，成功研發出大尺寸4H/3C-SiC 單晶復合襯底，突破低壓（<600V）4H-SiC 器件比導通電阻極限性能。

SiC 作為下一代功率電子核心材料，憑借高擊穿場、高導熱性等優勢，已在 650V-3300V 中高壓領域實現商業化應用，但在低電壓場景中卻長期處于競爭劣勢。傳統高質量4H-SiC 襯底電阻率高達 15-20 mΩ?cm，其襯底電阻占低電壓器件比導通電阻的 50% 以上，嚴重限制了器件電流能力與能效提升。盡管行業嘗試通過減薄襯底緩解這一問題，但卻帶來機械脆性增加、制造成本上升等新挑戰。與此同時，立方相 3C-SiC 具備超高摻雜能力（摻雜濃度可達 102? cm?3），電阻率可低至 0.5 mΩ?cm以下，為低導通電阻器件提供了新思路。

基于此，團隊創新性地提出 “高質量4H-SiC薄膜+低阻3C-SiC 襯底”的異質集成方案，既保留 4H-SiC 的高結晶質量與高擊穿場強優勢，又充分發揮 3C-SiC 的低電阻特性，成功打破了這一長期制約器件發展的“兩難困境”，異質集成材料襯底電阻率降至 0.39 mΩ?cm，較傳統 4H-SiC 襯底降低 45 倍，為低壓SiC 功率器件的性能躍升提供了新質解決方案。

團隊首先通過氫離子注入在 4H-SiC 晶圓中形成預剝離層，隨后采用高氬槍電壓、低電流的離子束表面活化工藝實現高強度鍵合，有效解決了當前3C-SiC 晶圓翹曲導致的鍵合難題，鍵合率達87%，4H/3C-SiC界面熱邊界電阻低至 1±0.7/-0.6 m2?K/GW，為國際同類 SiC 鍵合系統中的最低值，有效保障了器件的散熱性能；界面電勢壘低于 30.4mV，實現了鍵合界面高效電子隧穿；后續通過超高溫退火、化學機械拋光與原子級蝕刻處理，獲得滿足外延生長要求的高質量襯底表面。

基于該復合襯底，團隊成功制備了 200V 肖特基勢壘二極管。測試結果顯示，器件比導通電阻低至國際同類最優水平0.50 mΩ?cm²，較傳統 4H-SiC 襯底器件降低 47%；浪涌電流耐受能力達到 312A，展現出優異的電熱魯棒性。從比導通電阻與擊穿電壓的對比圖來看，4H/3C-SiC工程化襯底上器件性能優于 4H-SiC 襯底上器件極限性能，在擊穿電壓為 100 V 至 600 V 的范圍內，工程化襯底可使比導通電阻降低 3 - 6 倍。可見，新型工程襯底為下一代低壓碳化硅功率器件提供了一個富有前景的平臺。

論文”Single-Crystal 4H/3C-SiC Engineered Substrate: A Novel Platform Enabling High-Performance Low-Voltage SiC Devices”于12月8日以口頭報告形式發表在第71屆國際電子器件大會上（IEDM 2025）。微電子所邢湘杰博士研究生為第一作者，微電子所王鑫華研究員、武漢大學袁超研究員、青禾晶元集團母鳳文研究員、香港大學張宇昊教授為論文共同通訊作者。

圖1?3C-SiC、4H/3C-SiC和4H-SiC襯底電阻率比對圖

圖2??4H/3C - SiC肖特基勢壘二極管及橫截面示意圖

圖3?室溫下在常規4H-SiC襯底和4H/3C-SiC工程襯底上200V SBD的正向I-V特性和比導通電阻; 4H/3C-SiC工程襯底與 4H-SiC 襯底上SBD擊穿電壓（BV）與比導通電阻（Ron,sp）性能

圖4?（a） 電路示意圖，（d）理想波形和（c）浪涌電流測試裝置的照片。不同浪涌電流水平下（d）4H/3C-SiC工程襯底和（e）4H-SiC襯底上SBD的電流和電壓波形，分別顯示在312 A和256 A峰值電流下發生故障。（f）使用最終安全耐受波形重建I-V特性。

?