在2nm以下技術節點三維集成電路晶體管制造中，內側墻、溝道釋放、介質隔離等關鍵環節亟需突破高精度刻蝕工藝，以實現尺寸微縮和器件效能提升。當特征尺寸進入納米尺度時，刻蝕反應截面呈現顯著的尺寸效應，反應截面和缺陷等微觀物理現象難以通過傳統表征手段獲取，現有刻蝕模型雖能預測宏觀形貌演變，但在納米尺度存在根本性局限。如何結合前沿人工智能技術，實現從原子級精度模擬刻蝕動力學過程，理解其微觀結構演變過程，進而預測并優化宏觀工藝參數以實現目標器件性能，是人工智能賦能集成電路先進制造的關鍵科學問題。

圖1：工藝-器件仿真優化回路、特征尺度與原子尺度模擬方法對比。

????針對上述問題，中國科學院微電子研究所EDA中心陳睿研究員與先導中心李俊杰正高級工程師合作，首次將機器學習勢函數（Machine Learning Potential，MLP）分子動力學推演方法引入集成電路刻蝕工藝仿真領域，從原子尺度深入探究刻蝕機理，并利用機器學習勢實現宏觀刻蝕輪廓的大尺度推演。本研究面向環柵（GAA）器件超晶格結構的橫向選擇性刻蝕工藝場景，引入工藝物理約束，結合神經網絡演化算法，構建了機器學習勢函數。該勢函數具備與密度泛函理論（DFT）計算結果高度吻合的模擬結果。

圖2：機器學習勢函數的構建與迭代優化工作流程。

圖3：（左）基于DFT方法的刻蝕中間產物及反應表面原子位能信息；

（右）基于MLP方法的反應表面二維勢能面與DFT結果對比。

采用該勢函數模擬Si/SiO₂變厚度多疊層結構的橫向選擇性刻蝕工藝，成功實現了60萬原子級大體系的分子動力學刻蝕輪廓推演。同時，本研究在微電子所8吋先導工藝平臺上完成了相應結構的流片實驗，并結合透射電子顯微鏡（TEM）表征，驗證了仿真結果的正確性。通過與傳統的反應力場分子動力學（ReaxFF MD）仿真方法對比，本方法實現了約45倍的計算效率提升。

圖4：（a）、（b）刻蝕輪廓仿真與實驗結果；（c）MLP與ReaxFF在CPU、GPU平臺的計算耗時對比。

相關成果以“First large-scale (68×25×5 nm³) atomistic modeling for accurate and efficient etching process based on machine learning molecular dynamics (MLMD)”為題在第70屆國際電子器件大會（IEDM 2024）上進行了口頭報告。中國科學院微電子研究所EDA中心馮澤萌助理工程師、博士研究生呼子義、余童助理工程師為共同第一作者，微電子所EDA中心陳睿研究員、先導中心李俊杰正高級工程師為共同通訊作者。研究工作得到了中國科學院戰略性A類先導專項、國家自然科學基金、中國科學院國際伙伴計劃等項目支持。

文章鏈接：https://doi.org/10.1109/IEDM50854.2024.10873391